

АНАЛИТИЧЕСКАЯ МОДЕЛЬ МОП ТРАНЗИСТОРА С КОЛЬЦЕВЫМ ЗАТВОРОМ

Шорохов Н.А.¹, Антипин М.М.² Email: Shorokhov1137@scientifictext.ru

¹Шорохов Николай Александрович – бакалавр технических наук,
кафедра интегральной электроники и микросистем;

²Антипин Михаил Михайлович – бакалавр технических наук,
кафедра систем автоматизации управления и контроля,
Национальный исследовательский университет
Московский институт электронной техники,
г. Москва

Аннотация: разработана аналитическая модель для легированного (слабелегированного) четырехзатворного и с кольцевым затвором МОП-транзисторов с использованием Verilog-A. Эта модель основана на точном решении уравнения Пуассона с изменяемой длиной области канала. Произведены физические и аналитические расчеты токов и напряжений МОП-транзистора с кольцевым затвором. Более того, модель Verilog-A совместима с различными симуляторами схем. Модель будет полезным инструментом для разработчиков интегральных схем (ИС).

Ключевые слова: модель, МОП, транзистор, транзистор с кольцевым затвором, элементная база, интегральная схема.

ANALYTICAL MODEL OF MOS TRANSISTOR WITH RING GATE

Shorokhov N.A.¹, Antipin M.M.²

¹Shorokhov Nikolay Aleksandrovich - Bachelor of Technical Sciences,
DEPARTMENT OF INTEGRATED ELECTRONICS AND MICROSYSTEMS;

²Antipin Mihail Mihaylovich - Bachelor of Engineering Sciences,
DEPARTMENT OF AUTOMATION CONTROL AND MONITORING SYSTEMS,
NATIONAL RESEARCH UNIVERSITY MOSCOW INSTITUTE OF ELECTRONIC TECHNOLOGY,
MOSCOW

Abstract: an analytical model for the undoped (weakly doped) four-gate and ring-locked MOS transistors using Verilog-A is developed. This model is based on the exact solution of the Poisson equation with a variable length of the channel region. The physical and analytical calculations of the currents and voltages of a MOS transistor with a ring gate are performed. Moreover, the Verilog-A model is compatible with various circuit simulators. The model will be a useful tool for developers of integrated circuits (ICs).

Keywords: Model, MOSFET, transistor, transistor with ring gate, element base, integrated circuit.

УДК 004.942

Введение

Согласно закону Мура, размеры КМОП транзисторов продолжают уменьшаться. Масштабирование (уменьшение) размеров транзистора проводится для повышения плотности размещения элементов интегральных схем, улучшает скорость схемы и понижает потребление энергии. Тем не менее, выявилось множество эффектов малой геометрии, таких как короткоканальный эффект, уменьшающих производительность устройства. Для того чтобы преодолеть эти проблемы, необходимо улучшить управляемость канала [1–3]. Транзисторная многозатворная структура считается наиболее эффективным средством для подавления короткоканальных эффектов и для повышения управляемости канала. МОП-транзисторы с кольцевым затвором используют из-за неограниченной возможности масштабирования.

1. Аналитическая модель МОП транзистора с кольцевым затвором

Предлагается модель МОП транзистора с кольцевым затвором, которая основана на изменяемой длине области канала. Модель основана на легированном n-канальном многозатворном транзисторе.

В отличие от большинства моделей, предназначенных для определённого типа затворов, предлагаемая модель отличается высокой масштабируемостью и подходит к структурам, как к четырёхзатворным, так и к кольцевым затворам. Уравнение Пуассона для потенциала может быть записано следующим образом:

$$\frac{1}{\gamma} \frac{\partial}{\partial \gamma} \left(\gamma \frac{\partial}{\partial \gamma} \phi(r, y) \right) + \frac{\partial^2}{\partial z^2} \phi(r, y) = \frac{qN_a}{\epsilon_{si}}, (1)$$

Где N_a легирование канала (предполагается однородным в модели) и означает любую позицию в канале [4] равную $(W \times H)/(W+H)$ для любого конкретного места (W, H) в $x - z$ плоскости [5]. Решение для $\phi(r, y)$:

$$\phi(r, y) = \phi_c(y) - \left(\frac{(2\varepsilon_{ox}r^2(\phi_c(y) - \phi_{gs}))}{(\varepsilon_{si}t_{si}^2 \ln(1 + 2t_{ox}/t_{si}) + \varepsilon_{ox}t_{si}^2/2)} \right), (2)$$

Где $\phi_{gs} = V_{GS} - V_{FB}$, $t_{si} = 2 \times (W_{si} \times H_{si}) / (W_{si} + H_{si})$, и $\phi_c(y)$ - это центральный потенциал канала, который может быть найден при $r=0$, как

$$\frac{\partial^2}{\partial z^2} \phi_c(y) - \frac{((\phi_c(y) - \phi_{gs}))}{\lambda^2} = \frac{qN_a}{\varepsilon_{si}}, (3)$$

где λ - величина масштабирования:

$$\lambda = \sqrt{\frac{(2\varepsilon_{si}t_{si}^2 \ln(1 + 2t_{ox}/t_{si}) + \varepsilon_{ox}t_{si}^2)}{(16\varepsilon_{ox})}}. (4)$$

При помощи этой величины (λ) можно измерить короткоканальные эффекты, присущие структуре устройства.

Граничные условия, использованные для (1) $C_{ox}(V_G - V_{FB} - \phi_s) = -\varepsilon_{si}E_s = Q_{si}$ при $r = R$ и $d\phi/dr = 0$ для $r = 0$, где C_{ox} - ёмкость оксида, V_{FB} напряжение плоских зон $\phi_s = \phi(r = R)$ - поверхностный потенциал Q_{si} электрическое поле поверхности и $\phi_s = \phi(r = R)$ плотность заряда кремния на единицу площади затвора [6]. Далее получаем мобильную плотность заряда как функцию между потенциалом поверхности и потенциалом в центре ($\alpha = \phi_s - \phi_c$):

$$-q_p = \sqrt{\frac{4q_p\varepsilon_{si}}{C_{ox}}} \sqrt{\alpha} \sqrt{0.5 + \left[\frac{1 - 1/\alpha + (1/\alpha)e^{-\alpha}}{\alpha} \right]} e^{q(\phi_s - V - 2\phi_F)/kT}, (5)$$

где $q_p = qN_aR/2$ фиксированная плотность заряда, V - потенциал квази-Ферми в канале и ϕ_F потенциал Ферми. q_m принимает значение q_s в истоке ($V=0$) и q_d на стоке ($V = V_{ds}$). На рисунке 1 показана плотность заряда при нулевом напряжении на истоке в логарифмическом и линейном масштабе. Далее используется q_s и q_d для расчёта тока.




Рис. 1. Плотность заряда при нулевом напряжении на истоке в логарифмическом и линейном масштабах

$$I_{ds} = \mu W C_{ox} \left(\frac{kT}{q} \right)^2 \left\{ \frac{(1/2)(q_s^2 - q_d^2) + [2(q_s - q_d) + q_p \ln((q_d + 2q_p)/(q_s + 2q_p))]^{SS}}{L - \Delta L} \right\}, (6)$$

Где μ - подвижность короткоканального эффекта, W - ширина канала, SS - подпороговое наклон, ΔL - модуляция длины канала.

2. Применение модели

Для демонстрации работоспособности модели выставлены следующие параметры: $H_{si} = 10 \text{ nm}$, $W_{si} = 10 \text{ nm}$, $L = 10 \text{ nm}$, and $t_{ox} = 0.62 \text{ nm}$.

На рисунке 2 показаны проходные ВАХ при различных напряжениях на стоке.




Рис. 2. Проходные ВАХ МОП транзистора с кольцевым затвором
 — 3D численное моделирование; - - 3D численное моделирование;
 ○ Полученная SPICE модель; ● Полученная SPICE модель

Для проведения моделирования инвертора. Инверторы – основные блоки схемы для оценки КМОП технологии. На рисунках 3 и 4 показаны переходная характеристика постоянного тока и временной анализ модели кольцевого МОП транзистора, из которых может быть извлечена внутренняя скорость инвертора.




Рис. 3: Моделирование переходных процессов инвертора




Рис. 4: Моделирование переходных процессов инвертора

4. Заключение

Был представлен общий подход разработки аналитической модели, которая применима к структурам, как и к четырёхзатворным, так и к кольцевым затворам. Модель может быть использована с физическими параметрами, такими как функцией работы затвора, так и геометрическими параметрами. Модель проанализирована и эффективна для применения в ИС.

Список литературы / References

1. Yu B., Song J., Yuan Y., Lu W.-Y., and Taur Y. "A unified analytic drain-current model for multiple-gate MOSFETs," IEEE Transactions on Electron Devices. Vol. 55, № 8. Pp. 2157–2163, 2008. View at Publisher View at Google Scholar View at Scopus.
2. Song J., Yu B., Yuan Y., and Taur Y. "A review on compact modeling of multiple-gate MOSFETs," IEEE Transactions on Circuits and Systems. I: Regular Papers, Vol. 56. № 8. Pp. 1858–1869, 2009. View at Publisher View at Google Scholar View at MathSciNet View at Scopus.
3. Duarte J.P., S.-J. Choi, D.-I. Moon et al. "A universal core model for multiple-gate field-effect transistors. Part I: charge model," IEEE Transactions on Electron Devices. Vol. 60, № 2. Pp. 840–847, 2013. View at Publisher View at Google Scholar View at Scopus.
4. Auth C.P. and Plummer J.D. "Scaling theory for cylindrical, fully-depleted, surrounding-gate MOSFET's," IEEE Electron Device Letters. Vol. 18. № 2. Pp. 74–76, 1997. View at Publisher View at Google Scholar View at Scopus.
5. Chevillon N., Sallese J.-M., Lallement C. et al. "Generalization of the concept of equivalent thickness and capacitance to multigate MOSFETs modeling," IEEE Transactions on Electron Devices. Vol. 59. № 1. Pp. 60–71, 2012. View at Publisher View at Google Scholar View at Scopus.
6. Iñíguez B., Jiménez D., Roig J., Hamid H.A., Marsa L.F. I and Pallarès J. "Explicit continuous model for long-channel undoped surrounding gate MOSFETs," IEEE Transactions on Electron Devices. Vol. 52. № 8. Pp. 1868–1873, 2005. View at Publisher View at Google Scholar View at Scopus.